PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-321666

(43) Date of publication of application: 04.12.1998

(51)Int.CI.

H01L 21/60

H01L 21/56 H03H 9/25

(21)Application number: 09-143130

(71)Applicant : NEC CORP

(22)Date of filing:

16.05.1997


(72)Inventor: OTAKE KENICHI

(54) RESIN SEALING STRUCTURE OF FLIP CHIP MOUNTING TYPE SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To improve yield and increase resistance to vibration and shock, by flip chip mounting a semiconductor element having a dam on a substrate having a dam, forming a hollow structure between the semiconductor element and the facing substrate, and covering the semiconductor element with resin.

SOLUTION: A semiconductor element 2 on which a dam 8 is formed is flip chip mounted on a substrate 1 on which a dam 4 is formed. The semiconductor element side dam 8 is positioned inside the substrate side dam 4. The semiconductor element 2 is covered with resin 7. A gap between the substrate 1 and the semiconductor element 2 is turned into a hollow airtight structure. The semiconductor element 2 is flip chip mounted on the substrate 1, and a chip side pad 6b is bonded to a substrate side pad 6a via a bump 5. When a gap distance between the substrate 1 and the semiconductor element 2 is increased by the warp of the substrate 1 and the



semiconductor element 2, resin 7 does not permeate and is prevented from coming into contact with an electrode pattern 3 on the semiconductor element 2 surface.

LEGAL STATUS

[Date of request for examination]

16.05.1997

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration

[Date of final disposal for application]

[Patent number]

2943764

[Date of registration]

25.06.1999

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

25.06.2002

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-321666

(43)公開日 平成10年(1998)12月4日


							(10) - 100	-	1 1/2/10	(1000, 15,)
(51) Int. Cl.	3	識別	記号		FI			•		
H01L	21/60	3 1			H01L	21/60	3 1 1	Q		
	21/56					21/56		R		
H 0 3 H	9/25				H 0 3 H	9/25		Α		
***	審査請求	有	請求項の数3	FD			(全4	1頁)		
(21)出願番号	特願平9-143130				(71) 出願人 000004237					
						日本電	氢株式会	生		
(22) 出願日	平成9年(1997)5月16日					東京都	『港区芝五	丁目7	番1号	
					(72)発明者	大竹	健一			
						東京都 会社内		丁目7	番1号	日本電気株式
					(74)代理人			朝道		
									-	

(54) 【発明の名称】フリップチップ実装型半導体素子の樹脂封止構造

(57) 【要約】

【課題】歩留りを向上し、振動や衝撃に対する耐性を高め、信頼性を向上させるフリップチップ型半導体素子の 樹脂封止構造の提供。

【解決手段】半導体素子のパッドを有する側の面においてパッドの外側にダム(「半導体素子側ダム」という)を有し、半導体素子の基板への実装時に半導体素子側のパッドと接合されるパッドを有する基板面においてパッドの外側にダム(「基板側ダム」という)を有し、半導体素子の実装時、半導体素子側ダムは基板側ダムの内側に配置され、樹脂で半導体素子が封止され、半導体素子と対向する基板の間隙に中空構造を形成する。



【特許請求の範囲】

【請求項1】 ダムを有する基板に対し、ダムを有する半 導体素子をフリップチップ実装し、樹脂で半導体素子を 覆うことにより、前記半導体素子と対向する基板の間隙 に中空構造を形成する、ことを特徴とするフリップチッ プ型半導体素子の樹脂封止構造。

1

【請求項2】半導体素子のパッドを有する側の面におい て前記パッドの外側にダム(「半導体素子側ダム」とい う)を有し、

前記半導体素子の基板への実装時に前記半導体素子側の 10 パッドと接合されるパッドを有する基板面において前記 パッドの外側にダム(「基板側ダム」という)を有し、 前記半導体素子の実装時、前記半導体素子側ダムは前記 基板側ダムの内側に配置され、

樹脂で前記半導体素子が封止され、

前記半導体素子と対向する基板の間隙に中空構造を形成 する、ことを特徴とするフリップチップ型半導体素子の 樹脂封止構造。

【請求項3】前記基板側パッドが前記基板面に設けられ たキャビティの底面に設けられており、前記基板側ダム 20 することにある。 が前記基板面に設けられている、ことを特徴とする請求 項2記載のフリップチップ型半導体素子の樹脂封止構 造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフリップチップ実装 した半導体素子に関し、特に樹脂封止構造に関する。

[0002]

【従来の技術】図3は、従来のフリップチップ型パッケ ージの樹脂封止構造の一例を示す断面図である。図3に 30 示すように、半導体素子2が基板1に、フリップチップ 方式で実装されており、半導体素子2は樹脂7で覆われ ており、半導体素子2と基板1の隙間は中空気密構造に なっていた。

【0003】また、特開平8-213873号公報に は、半導体素子と基板の両方に封止材層を形成し、フリ ップチップ実装後、両方の封止材を接合することで半導 体素子の中空構造を形成する方法が提案されている。

【0004】さらに、特開平4-293310号公報に は、基板に半田封止枠を形成し、さらに半導体素子のパ 40 ターンと接合することで中空構造を形成する方法が提案 されている。

[0005]

【発明が解決しようとする課題】上記従来技術は、下記 記載の問題点を有している。

【0006】(1)第1の問題点は、歩留まりが低い、 ということである。

【0007】その理由は、図3に示す方法では、基板1 や半導体素子2の反りなどにより、基板1と半導体素子 2の隙間距離にばらつきが生じ、その距離の大きいもの 50 は基板側ダムと半導体素子隙間に、樹脂が入り込み、半 導体素子表面の電極パターンに接触し、電気的特性が得 られない、ためである。

2

【0008】(2)第2の問題点は、振動や衝撃に弱い ことである。

【0009】その理由は、上記特開平8-213873 号公報に記載の方法では、半導体素子が露出しており、 振動や衝撃力が加わった場合、半導体素子の欠損や割れ が生じるためである。

【0010】(3)第3の問題点は、信頼性が低い、と いうことである。

【0011】その理由は、上記特開平4-293310 号公報に記載の方法では、半田接合時にフラックスを使 用するため、フラックス中に含有されるハロゲン系イオ ンが電極パターンを腐食させるからである。

【0012】したがって、本発明は、上記問題点を解消 すべくなされたものであって、その目的は、歩留りを向 上し、振動や衝撃に対する耐性を高め、信頼性を向上さ せるフリップチップ型半導体素子の樹脂封止構造を提供

[0013]

【課題を解決するための手段】前記目的を達成するた め、本発明のフリップチップ実装型半導体素子の樹脂封 止構造は、基板と半導体素子にダムを有し、フリップチ ップ実装後の樹脂封止の際、樹脂が入り込まない構造と したものである。

【0014】より詳細には、本発明は、ダムを有する基 板に対し、ダムを有する半導体素子をフリップチップ実 装し、樹脂で半導体素子を覆うことにより、前記半導体 素子と対向する基板間に中空構造を形成する、ことを特 徴とする。

[0015]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して詳細に説明する。

【0016】図1は、本発明の第1の実施の形態をなす フリップチップ型半導体素子の樹脂封止構造の断面を示 す図である。図1を参照すると、この実施の形態におい ては、ダム4が形成された基板1上に、ダム8が形成さ れた半導体素子2をフリップチップ実装しており、半導 体素子(チップ)側ダム8は、基板側ダム4の内側に位 置し、半導体素子2は樹脂7で覆われ、基板1と半導体 素子2の隙間は中空気密構造になっている。

【0017】半導体素子2は、基板1上にフリップチッ プ実装されており、チップ側パッド6 b と基板側パッド 6 a はバンプ5を介して接合されている。この方法は、 チップ側パッド6 b上にAuのバンプを形成し、Auメ ッキされた基板側パッド6aに加熱しながら押しつける ことにより、バンプ5と基板側パッド6 b の熱圧着法に より、バンプ5と基板側パッド6aを接合する。

【0018】また、接合時間を短くするため超音波接合

する場合もある。超音波接合の場合は、接合時の温度が 熱圧着に比べ、低くできるため、実装後の基板1と半導 体素子2間の熱収縮差による応力を小さくできる長所を 有する。

【0019】基板側ダム4は、基板1上に樹脂を印刷し て形成する。 基板側ダム4は、半導体素子とほぼ同じサ イズであり、その高さは、実装後のバンプ5高さより小 さくし、基板側ダム4が半導体素子2と接触しないよう に、例えば40μm程度にする。

ダム4を材質を基板1と同じセラミックで形成すること もできる。この場合は、同時焼成で基板側ダム4が形成 でき、形成時間が短い。

【0021】また、半導体素子側ダム4は、樹脂7を半 導体素子2上にスピンコータで10μm~20μmの厚 さで塗し、硬化後、不要な部分をエッチングで取り除き 形成する。

【0022】実装後、半導体素子側ダム8は基板側ダム 4の内側に位置し、半導体素子2と基板側ダム4隙間の 内側に半導体素子側ダム8が位置した構造になってお り、半導体素子側ダム8と基板側ダム4隙間は極めて小 さい。


【0023】次に、樹脂7を半導体素子上に滴下し、封 止する。その方法は、樹脂をディスペンサから一定量供 給し、基板1と半導体素子2の隙間周辺は樹脂で覆う。 樹脂7が基板1と半導体素子2隙間は、半導体素子側ダ ム8と基板側ダム4の僅かな隙間を通り抜けできないた め、中空構造にし、最後に樹脂を硬化する。樹脂7は粘 度が高く、ハロゲン系のイオンを含まない熱硬化型か、 光硬化型を使用する。

【0024】次に本発明の第2の実施の形態について図 面を参照して説明する。図2は、本発明の第2の実施の 形態を示す断面図である。

【0025】図2を参照すると、基板1に半導体素子2 が実装される部分はキャビティ構造になっている。この ような構造にすることにより、基板側ダム4を低くして も、樹脂の入り込みを防止することができる。

[0026]

【図1】



【発明の効果】以上説明したように、本発明によれば下 記記載の効果を奏する。

【0027】(1)本発明の第1の効果は、歩留まりが 髙い、ということである。

【0028】その理由は、本発明においては、基板と半 導体素子の両方に形成したダムにより、フリップチップ 実装後の隙間が極めて小さくなり、基板や半導体素子の 反りにより、基板と半導体素子隙間距離が大きくなる場 合でも、樹脂の入り込みがなく、半導体素子表面の電極 【0020】基板1がセラミック基板の場合は、基板側 10 パターンに樹脂が接触することが回避される、ためであ

> 【0029】(2)本発明の第2の効果は、振動や衝撃 に強い、ということである。

【0030】その理由は、本発明においては、半導体素 子は樹脂で覆われているため、露出がなく、振動や衝撃 が加わっても、半導体素子の欠損や割れが生じない、た めである。

【0031】(3)本発明の第3の効果は、信頼性が高 い、ということである。

【0032】その理由は、本発明においては、フラック スを使用せず、ハロゲン系イオンガスの発生がなく、電 極パターンの腐食がないためである。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す断面図である。

【図2】本発明の別の実施例の構成を示す断面図であ


【図3】従来のフリップチップ実装型パッケージを示す 断面図である。

【符号の説明】

- 30 1 基板
 - 2 半導体素子
 - 3 電極パターン
 - 4 基板側ダム
 - 5 バンプ
 - 6 a チップ側パッド
 - 6b 基板側パッド

 - 半導体素子側ダム

図2】



【図3】

